I/O

Tipi di Periferiche

1. Device a blocchi
• Gestiscono dati in gruppi di byte
• Sono dotati di buffer integrati per ottimizzare la lettura e la scrittura
• Esempio: dischi rigidi, SSD

2. Device a caratteri
• Gestiscono dati un byte alla volta
• Esempio: tastiere, stampanti

Componenti Hardware per l’I/O

1. Controller:
• il bus di sistema chiede al controller l’accesso alla periferica.
• Traduce i protocolli di comunicazione del bus di sistema in quelli del bus della periferica (traduce le richieste del sistema operativo))
• Esempio: un USB Controller converte i dati dal bus di sistema in un formato compatibile con il bus USB.

2. Adapter/Device driver (autista → bus):
• Collega elettricamente due tipi di bus diversi.
• Normalmente collega il bus di memoria al bus della periferica.

3. Ruolo del Bus di Sistema
Il bus di sistema è l’interfaccia che collega tutte le componenti hardware, come memoria, CPU e periferiche (precisamente tramite una rete lungo al quale fluiscono i dati).

1. Il processo lancia una System Call in cui trasferisce la richiesta al kernel, chiedendo che venga stampata la stringa

2. Il kernel si occupa di inviare la stringa alla stampante, carattere per carattere

3. Nell‘attesa del kernel, la CPU fa busy waiting per capire se la stampante è pronta per accettare il successivo (esegue il processo oper verificare se è pronto)
1. va bene nei sistemi semplici ma INACCETTABILE in quelli più complessi, pk tiene occupata la CPU impedendola di eseguire nel frattempo, altri processi

Agenti Coinvolti

1. CPU: Fa la richiesta iniziale per l'operazione di I/O.

2. Device Controller della periferica: Gestisce l'interazione diretta con la periferica.

3. RAM: Destinazione o origine dei dati trasferiti.

4. DMA controller: Hardware specializzato che coordina il trasferimento dei dati tra periferica e memoria, riducendo il lavoro della PCU

Procedura Operativa

1. CPU - DMA
La CPU esegue il processo e quando riscontra un operazione I/O fornisce al DMA controller le seguenti informazioni:
• Indirizzo di origine o destinazione dei dati in memoria.
• Quantità di dati da trasferire.
• Altri parametri

2. DMA - Controller della Periferica
Il DMA controller passa la richiesta al controller della periferica, indicando la posizione di memoria dove i dati dovranno essere depositati.

3. Controller - destinatario (memoria o periferica)
Quando la periferica completa l’operazione I/O, il controller scrive autonomamente i dati in memoria centrale, nella posizione indicata dal DMA controller.
• Modalità Burst: Il controller attende di ottenere il bus di sistema e, una volta acquisito, trasferisce tutti i dati in un’unica operazione
• PMB: la CPU però a cmq bisogno di comunicare con la RAM per questioni di efficienza e qualità del servizio. Quindi le architetture moderne includono un bus dedicato per collegare direttamente la CPU alla memoria, chiamato PMB (Primary Memory Bus). Questo bus, essendo elettricamente più corto, offre una maggiore capacità di trasferimento rispetto al bus di sistema.
• Modalità Cycle Stealing: Il controller sfrutta i momenti in cui il bus è libero per trasferire piccoli blocchi di dati. Questa modalità offre prestazioni inferiori rispetto alla modalità burst.
• Quando il bus di sistema è occupato con trasferimenti di dati tra periferica e memoria RAM, la CPU nn può lavorare
Soluzione = PMB (Primary Memory Bus)
• bus dedicato unicamente per collegare la CPU alla memoria
• maggiore capacità di trasferimento rispetto al bus di sistema.

4. Segnale di Completamento
• Una volta completato il trasferimento, il controller della periferica invia un segnale di completamento al DMA (non interrupt) al controller, indicando che l'operazione è stata eseguita

5. Notifica alla CPU
Il DMA controller determina che l'intero trasferimento è terminato, invia un interrupt alla CPU per notificare che i dati sono stati trasferiti correttamente nella posizione di memoria richiesta.

• Evita sovrapposizioni: Assicura che non ci siano conflitti tra interrupt generati da periferiche diverse.

• Gestione dei ritardi: Se la CPU non è momentaneamente disponibile a gestire un interrupt, l'interrupt controller lo conserva in un piccolo buffer e lo inoltra con un lieve ritardo (nell'ordine dei microsecondi).

• Prevenzione della perdita di interrupt: Garantisce che la CPU riceva correttamente ogni interrupt, grazie alla gestione degli acknowledgement (conferme di ricezione).

Priorità degli Interrupt

• L'interrupt del clock, fondamentale per il time-sharing e la gestione temporale del sistema, ha sempre una priorità più alta rispetto a quello di una periferica meno urgente, come una stampante che ha terminato un lavoro.

Differenza tra Interrupt e Trap

• Interrupt: È asincrono, cioè può arrivare in qualsiasi momento, indipendentemente dallo stato della CPU. Ad esempio, una periferica può inviare un interrupt alla CPU per segnalare la disponibilità di dati.

• Trap: È sincrona, cioè si verifica in relazione agli stati interni della CPU e al flusso di esecuzione delle istruzioni. Ad esempio:
• Una divisione per zero genera una trap durante la fase di execute, perché è strettamente legata all'esecuzione del microcodice.
• Un page fault (mancanza di pagina in memoria) può avvenire nelle fasi di fetch o decode, ma mai a metà di queste fasi.

Interrupt nelle Architetture Legacy

• L’interrupt poteva essere gestito facilmente pk esegue un istruzione per volta

• La CPU aveva uno stato ben definito, rappresentato da
• Program Counter (PC)
• set di registri, che potevano essere salvati nel Process Control Block (PCB) per riprendere l’esecuzione dopo la gestione dell’interrupt

Interrupt nelle Architetture Pipeline

• Le istruzioni di un singolo processo possono essere in stati differenti: pk appunto eseguiti contemporaneamente

• Non esiste un stato unico e preciso per il processo, da salvare nel PCB.

Soluzioni Utilizzate

1. Buffer di Stato Avanzati: le CPU moderne utilizzano buffer per memorizzare lo stato intermedio di ogni istruzione
1. Se ogni interruzione causasse immediatamente il salvataggio dello stato nel PCB, ci sarebbe un enorme overhead per il sistema operativo.

2. Commit: retrocedo al punto di commit, ovvero la prima istruzione che mi garantisce il salvataggio coerente dello stato della CPU (annullo l’esecuzione di alcune di istruzioni)

3. Priorità degli Interrupt: Alcuni interrupt particolarmente critici (es. interrupt di clock) possono forzare la pipeline a svuotarsi immediatamente, mentre altri vengono gestiti con maggiore flessibilità.

4 Condizioni per un Interrupt Preciso

1. Program Counter Determinato:
rappresenta esattamente l’istruzione successiva da eseguire.

2. Istruzione Puntata dal Program Counter in Stato Determinato:
senza ambiguità o effetti parziali

3. Istruzioni Precedenti Completate:
Tutte le istruzioni prima del valore indicato dal Program Counter sono state eseguite completamente

4. Nessuna microistruzione successiva al Program Counter è stata eseguita

Indipendenza dal Dispositivo

Nomenclatura Uniforme

• Nei sistemi come Unix, tutte le operazioni di I/O sono gestite come se si trattasse di operazioni su file. Ad esempio, si utilizzano le stesse funzioni (come open, read, write, close) per interagire sia con file che con periferiche

• in aggiunta alle istruzioni per accedere allo spazio delle porte: qui

Gestione degli Errori

Software Sincrono e Asincrono

Utilizzo dei Buffer

• Questo meccanismo velocizza le operazioni di I/O pk nn si fa accesso alle periferiche per consegnare i dati ma ai buffer

1. Spazio di indirizzamento separato ("spazio delle porte")
• Si trova nell’hardware del processore ed è accessibile solo attraverso istruzioni specifiche.
• La CPU utilizza istruzioni specializzate (come IN e OUT + tipo di operazione) per leggere e scrivere dati direttamente nei registri o buffer delle periferiche.

2. Mappatura in RAM: insieme alla richiesta di operazione I/O

Caratteristica	Spazio delle Porte	Mappatura nel Processo
Tipo di Indirizzo	Indirizzo fisico diretto	Indirizzo virtuale nello spazio del processo → da tradurre
Traduzione MMU	Non necessaria	Necessaria
Istruzioni CPU	Istruzioni specializzate (IN, OUT)	Istruzioni standard (MOV, LOAD)
Separazione dalla Memoria	Separato dallo spazio della memoria (pk inserito nello spazio delle porte)	Integrato nello spazio della memoria, pk interno al processo quindi sta neil soliti spazi di memoria (RAM, disco…)
Efficienza	Veloce, ma richiede istruzioni dedicate	Più flessibile, ma dipende dalla MMU

3. Configurazione ibrida
Nei sistemi moderni, le periferiche possono essere accessibili sia tramite lo spazio di indirizzamento del processo sia tramite lo spazio delle porte. Questa combinazione offre maggiore flessibilità.

Funzionamento Generale del Buffering

1. Buffer del Kernel
• Il processo passa i dati al buffer del kernel

2. Buffer delle Periferiche
• il kernel deposita i dati per il controller della periferica
• Le periferiche sono dotate di due buffer distinti:
• Buffer in ingresso: Per i dati ricevuti (dal kernel)
• Buffer in uscita: Per i dati da inviare (in RAM)

Problematiche del Buffering = temporizzazione

• Se i buffer di sistema si riempiono, non è possibile accodare ulteriori dati. Questo porta alla perdita di informazioni
• Perdita del modello produttore-consumatore: In alcuni casi, come con un modem, il sistema non riesce a mantenere un flusso regolare di dati tra produttore e consumatore, causando perdita di informazioni
• Questo è meno problematico con dispositivi come i dischi, che hanno tempi di risposta più prevedibili → streaming problematico